DIALOG(R)File 345:Inpadoc/Fam.& Legal Stat (c) 2004 EPO. All rts. reserv.

6129962

Basic Patent (No,Kind,Date): EP 165764 A2 851227 <No. of Patents: 007>

DEPLETION MODE THIN FILM SEMICONDUCTOR PHOTODETECTORS

(English)

Patent Assignee: XEROX CORP (US)

Author (Inventor): CHIANG ANNE; JOHNSON NOBLE M

Designated States: (National) DE; FR; GB

IPC: *H01L-031/10; H01L-031/02 CA Abstract No: *105(02)015056H; Derwent WPI Acc No: *G 86-001315;

Language of Document: English

Patent Family:

Patent No	Kind	Date	Applic No K	ind	Date	
DE 3587240	C0	930513	EP 85304160	Α	850612	
DE 3587240	T2	930715	EP 85304160	Α	. 850612	
EP 165764	A2	851227	EP 85304160	Α	850612	(BASIC)
EP 165764	A3	870311	EP 85304160	Α	850612	
EP 165764	B1	930407	EP 85304160	Α	850612	
JP 61007663	A2	860114	JP 85125949	Α	850610	
US 4598305	Α	860701	US 621340	Α	840618	

Priority Data (No,Kind,Date): US 621340 A 840618

?

Also published as:

EP0165764 (A:

US4598305 (A

EP0165764 (A:

EP0165764 (B

DEPLETION TYPE THIN FILM SEMICONDUCTOR PHOTODETECTOR

Patent number:

JP61007663

Publication date:

1986-01-14

Inventor:

AN CHIYAANGU; NOOBURU EMU JIYONSON

Applicant:

XEROX CORP

Classification:

- international:

H01L27/14; H01L31/10

- european:

Application number:


JP19850125949 19850610

Priority number(s):

US19840621340 19840618

Abstract not available for JP61007663 Abstract of correspondent: **US4598305**

A depletion mode thin film semiconductor photodetector comprises a crystalline silicon thin film on an insulating substrate with a source region, a drain region and a thin film light sensing channel region formed therebetween. A gate oxide formed over the channel region and a gate electrode formed on the gate oxide. A p-n junction located parallel to the surface of the substrate and within the thin film functioning as a space charge separation region in the channel. The lower portion of the channel region is a p region extending to the substrate and the upper portion of the channel region is a n region extending to the gate oxide. The channel region functions as a fully depleted channel when the photodetector is operated in its OFF state providing for high dynamic range and large photocurrent operation. The depletion mode thin film semiconductor photodetector with n+ source and drain regions function as an ohmic contacts to the channel n region forming a thin film transistor. The thin film transistor photodetector has high photoconductive gain at low light intensities when the n channel region is fully pinched off by an applied gate voltage to the gate electrode which is sufficiently negative as compared to the threshold voltage of the photodetector. When the drain region is replaced by a p+ region functioning as an ohmic contact to the channel p region, a depletion mode gated diode is formed. When the channel region is extended to include a plurality of linearly spaced gate electrodes formed on the gate oxide region with an input diode formed adjacent to the first of such gate electrodes and an output diode formed adjacent to the last of such gate electrodes, the photodetector functions as a charge coupled device.



Data supplied from the esp@cenet database - Worldwide

卵日本国特許庁(JP)

⑩特許出願公開

◎ 公 開 特 許 公 報 (A) 昭61 - 7663

(5) Int. Cl. 4 H (1) L 27/1 識別記号

庁内整理番号

H 01 L 27/14 31/10 7525-5F 6666-5F

審査請求 未請求 発明の数 2 (全10頁)

匈発明の名称 ディブレッション型薄膜半導体光検知器

②特 願 昭60-125949

20出 願 昭60(1985)6月10日

優先権主張

図1984年6月18日93米国(US)90621340

砂発 明 者 アン チャーング

アメリカ合衆国 カリフオルニア州 95014 クーパーテ

イノ マイナー プレイス 10213

四発 明 者 ノーブル エム ジョ

アメリカ合衆国 カリフオルニア州 94025 メンロ パ

ーク コーネル ロード 128

ンソン の出 願 人 ゼロツクス コーポレ

ーション

アメリカ合衆国 ニユーヨーク州 14644 ロチエスター

ゼロツクス スクエア(番地なし)

砂代 理 人 弁理士 中 村 稔 外4名

明 細 魯

1.発明の名称 ディブレッション型薄膜半導体 米倫知器

2.特許請求の範囲

- 1. ソース領域、ドレン領域を備えた能を基本に形成とでのでは、ドレン領域を備えたののでは、 とこれが、 といいが、 といいが、 といいのでは、 といいのでは、 といいのが、 といいので、 といいのでいいので、 といいので、 といいので、 といいの
- 前記光検知器が薄膜トランジスタを形成する前記nチャネル領域へのオーミック接触として

機能するn・ソース及びドレン両領域を備え、 光検知器の関電圧と比べ充分に負のゲート電圧 をゲート電極へ印加することによって上記nチ +ネル領域が充分にピンチ・オフしたとき、上 記光検知器が低い光強度で高い光導電ゲインを 有する特許請求の範囲第1項のディプレッショ ン型薄膜半導体光検知器。

- 3. 前記チャネル領域下方部がn型にドープされ、 チャネル領域上方部がp型にドープされた特許 請求の範囲第1項のディブレッション型薄膜半 導体光検知器。
- 4. 前記光検知器が薄膜トランジスクを形成する前記nチャネル領域へのオーミック接触として機能するp・ソース及びドレン両領域を備え、光検知器の関電圧と比べ充分に正のゲート電圧をゲート電極へ印加することによって上記nチャネル領域が充分にピンチ・オフしたとき、上記光検知器が低い光強度で高い光導電ゲインを有する特許請求の範囲第1項のディブレッション型薄膜半導体光検知器。

- 5. 前記ゲート領域が半透明である特許請求の範囲第1項のディブレッション型薄膜半導体光検知器。
- 6. 前記絶縁基板が透明である特許請求の範囲第 1項のディブレッション型薄膜半導体光検知器。
- 7. アクセプターとドナーの浸度及び分布が、前 記チャネル領域が暗中で充分空乏化された状態 でチャネル領域内において光導電を可能とする ように選定された特許請求の範囲第1項のディ プレッション型薄膜半導体光検知器。
- 8. 前記pチャネル領域とnチャネル領域におけるアクセプター及びドナー領域がそれぞれ10'*/ペー10'*/ペークの範囲である特許請求の範囲第7項のディプレッション型薄膜半導体光検知器。
- 9. 前記チャネル領域の厚さが 0.3 μm ~ 5 0 μm の範囲である特許請求の範囲第 1 項のディブレッション型薄膜半導体光検知器。
- 10. 前記薄膜の再結晶化をレーザ溶融処理で行な うことにより形成された特許請求の範囲第1項 のディブレッション型薄膜半導体光検知器。

- 11. 前記チャネル領域が前記ゲート酸化物上に形成された複数の直線状に難間したゲート電極を含むように延長されて複数の離間した光検知器を形成し、前記ソース領域上で且つ前記ゲート電極の最初の電極に隣接して入力グィオードが形成され、前記ドレン領域上で且つ前記ゲート電極の最後の電極に隣接して出力グイオードが形成され、上記光検知器が電荷結合索子として機能する特許請求の範囲第1項のディブレッション型薄膜半導体光検知器。
- 12. 前記ゲート領域が半透明である特許請求の範囲第11項の電荷結合素子。
- 13. 前記絶縁基板が透明である特許請求の範囲第11項の電荷結合素子。
- 14. アクセプターとドナーの濃度及び分布が、前記チャネル領域が暗中で充分空乏化された状態でチャネル領域内において光導電を可能とするように選定された特許請求の範囲第11項の電荷結合素子。
- 15. 前記pチャネル領域とnチャネル領域におけ

るアクセプター及びドナー領域がそれぞれ10'*/ ロー10'*/ロの範囲である特許請求の範囲第 14項の電荷結合素子。

- 16. 前記チャネル領域の厚さが 0.3 μm ~ 5 0 μm の範囲である特許請求の範囲第 1 1 項の電荷結合素子。
- 17. 前記薄膜の再結晶化をレーザ溶融処理で行なうことにより形成された特許謝求の範囲第11 項の電荷結合素子。
- 18. 前記チャネル領域下方部がn型にドープされ、 チャネル領域上方部がp型にドープされた特許 . 請求の範囲第11項の電荷結合素子。
- 19. 前記ソース及びドレン両領域が前記nチャネル領域に対するオーミック接触として機能するp・領域からなる特許請求の範囲第17項の電荷結合素子。
- 20. 一対の端子領域とこれらの間に形成された薄膜光検知チャネル領域を備えた絶縁基板上の結晶シリコン薄膜:上記チャネル領域上に形成されたゲート酸化物;上記ゲート酸化物上に形成

- 上記一方の嫡子領域がn・領域で、前記他方の嫡子領域がp・領域である特許諮求の範囲第20項のディブレッション型窃膜半導体光検知器。
- 22. 前記チャネル領域下方部がn型にドープされ、

チャネル領域上方部がp型にドープされた特許 請求の範囲第20項のディブレッション型薄膜半 連体光検知器。

- 23. 前記光検知器が薄膜トランジスタを形成する前記 p チャネル領域へのオーミック接触として機能する p・端子領域を備え、光検知器の選圧と比べ充分に正のゲート選圧をゲート 電極へ印加することによって上記 p チャネル領域が充分にピンチ・オフしたとき、上記光検知器が低い光強度で高い光導電ゲインを有する特許請求の範囲第22項のディブレッション型薄膜半導体光検知器。
- 24. 前記ゲート領域が半透明である特許請求の範囲第20項のディブレッション型薄膜半導体光検知器。
- 25. 前記絶縁基板が透明である特許請求の範囲第20項のディブレッション型薄膜半導体光検知器。
- 26. アクセプターとドナーの濃度及び分布が、前 記チャネル領域が充分グークに空乏化された状

- 態でチャネル領域内において光球電を可能とするように選定された特許請求の範囲第20項のディプレッション型薄膜半導体光検知器。
- 27. 前記pチャネル領域とnチャネル領域におけるアクセプター及びドナー領域がそれぞれ10'*/
 ぱ~10'*/ぱの範囲である特許請求の範囲第
 26項のディブレッション型薄膜半導体光検知
 器。
- 28、前記チャネル領域の厚さが 0.3 μm ~ 5 0 μm の範囲である特許請求の範囲第 2 0 項のディブレッション型連膜半導体光検知器。
- 29. 前記薄膜の再結晶化をレーザ溶酸処理で行な うことにより形成された特許請求の範囲第20 項のディブレッション型薄膜半導体光検知器。

3.発明の詳細な説明

(産業上の利用分野)

この発明は半導体光検知素子に関し、特に大面積イメージセンサアレイで用いるのに適した薄膜トランジスタ (TFT) 又はフォトダイオード等のディブレッション型薄膜半導体光検知器に関する。

(從来技術)

透明基板上に大面積にわたって被着するのが容易で、再生可能なトランジスタ動作を得るのが容易であるため、結晶化シリコンTFTは大面積ディスプレイ、光検知器、イメージセンサ、集積形光学素子を含む応用分野で大きな可能性を有する。

光窓知性であるため、シリコンはフォトダイオード、フォトトランジスタ、電荷結合素子の形の光センサとして使われている。通常これらの形の光センサは、バルク単結晶シリコン基板上に作製される。かかる光センサの全体サイズはシリコンウエハのサイズによって制限される。 大きい 像領 域を読取る光収束光学系を使う場合には、大型の

検知系を必要とする。

任意の大きいサイズの透明基板上に非晶質シリコン(a - Si: H)の薄膜を被着するが容易であるため、接触形原稿入力スキャナ用大面積イメージセンサアレイではこれらの薄膜が使われている。例えば、米国特許第4,419.696 号を参照。しかし、a - Si: Hではキャリヤの移動度が低いため、光感度とスピードがパルク結晶シリコン(c - Si) に作製されたセンサと比べ一般に劣ることが認められている。

レーザを使った結晶化における最近の発展は、 パルク非晶質基板上に無欠陥の単結晶シリコン形 と透明基板上におけるイメージセンサや平形パネ を透明基板上におけるイメージセンサや平形パネ ルディスプレイ等の直視形大面積エレクトロニク ス装置へ応用できるようになった。例えば、米回 特許第4.409.724 号を参照。又TFTシフトレジ スタの最近のデモンストレーションは、個々の変 換器の局所的なスイッチングから画像処理でよく 出会うデータ伝送速度用の充分に高い速度を有す るロジック回路を含むまで、応用分野の拡大を約束している。例えば、A. Chiang 他の「水晶上におけるレーザ結晶化シリコンのNMOSロジック回路」、1983年材料研究学会要録、ポストンマサチューセッツ州、1983年11月。この論文はその後間もなく、ジョン・ファン(John C. C. Pann)とジョンソン(N. M. Johnson)の共編「エネルギービームー固体相互作用及び過波的然処理」(Elsevier、ニューヨーク、1984)という本の中に収録された。

溶融水晶等の絶縁基板上に走査形 C W レーザによってパターン化及びカブセル封入化された形状でシリコン薄膜を結晶させることは、当分野で詳しく論文化されている。例えば、米国特許第4.330,363 号及びギ ** ン (J. P. Gibbons)他若「レーザ及び電子ビーム固体相互作用を材料処理」、特に p 4 6 3 以降 (Elsevier 、ニューヨーク、1981)。 最近の急激な技術的発展には、走査形 C W レーザの溶融ゾーン経路から傾斜した固体化前面を用いることも含まれている。機方向

の欠陥沈降によって構造的欠陥が大巾に減少されるか又は完全に除去され、<100>面配向を持つ(100)-組織単結晶シリコン島の極めて高率での形成を可能とする。前掲及び L. Pennell 他「溶融シリカ上におけるパターン化シリコン膜の傾斜ゾーン結晶化による欠陥減少」、1983年材料研究学会会合要録、を参照。この論文はその後間もなく、先の「エネルギービームー固体相互作用及び過渡的無処理」(Elsevier、ニューョーク、1984)という本の中に収録された。

絶縁基板上のレーザ結晶化シリコン薄膜技術に 関するこうした発展は、バルク素子に匹敵するか 又はそれに優る性能を持った数多くの新しいNMOS、 CMOSを生み出してきた。しかし、エンハンス メント型TFTで実証されている光感度は、接触 形エレクトロニクスコピー装置、プリンタ又はファクシミリ装置等における高速、高解像度の接触 形入力スキャナの用途に必要なS/N比の所望レベル及びダイナミックレンジを与えるのに充分でない。

(発明の目的)

この発明によれば、ディブレッション型薄膜半導体光検知器が、匹敵するエンハンスメント型薄膜トランジスタ又は非晶質シリコンフォトダイオードと比べ優れた光感度を有し、この発明のディブレッション型薄膜TFT光検知器における光導質ゲインは上記従来装置の光感度を3桁以上のオーダー改善されている。

(発明の構成)

この発明のディプレッション型半導体光検知器は、絶縁基板上のソース、ドレン及びチャネル領域を備えた結晶シリコン薄膜から成る。基板の表面と平行に位置したp-n接合が薄膜内に存在し、光生成キャリヤ用の膜内における空間電荷分離領域として機能する。薄膜の下方部はボール用貯蔵ゾーンとして機能するp領域から成る一方、シャルの谷を形成して、光検知器のソース及びドレン領域を備えたこの発明

のTFT光検知器は、チャネルn領域に対するオーミック接触として機能し、素子が逆バイアスゲートによって充分空乏化されたチャネルで動作されるとき、つまり光検知器の関電圧と比べ充分に負のゲート電圧がゲート電極に印加されることでロチャネル領域が充分にピンチ・オフしているとき、低いバックグランド信号によっても更に低い光強度によってさえも高い光導電ゲインを示す。

ドレン領域がチャネルp領域に対するオーミック接触として機能するp・領域で置換されると、ディブレッション型ゲート式グイオードが形成される。ゲート酸化物領域上に形成された複数の直線状に難間したゲート電極を含むようにチャネル領域が延長され、上配ゲート電極の最初の電極に隣接して入力ダイオードを形成し、上記ゲート電極の最後の電極に隣接して出力ダイオードを形成すれば、光検知器は電荷結合素子として機能する。

本発明のより完全な理解と共に、上記以外の目 的及び利点は、添付の図面と関連させた以下の説 明と特許請求の範囲を参照することによって明ら かとなろう。

(実施例)

トランジスタ光検知器10は、フォトリソグラフィによって離散した島状にパターン化された結晶化Si 薄膜層13を鍛えている。層13は、例えば0.5μm厚とされる。層13及び領域14、16によって形成されるチャネル領域11に対応

する厚さの範囲は、例えば約0.3μm~50μmの範囲である。光検知器は通常の手法(イオン注入等)によってドープされ、下半分のp型銀 16(例えばホウ素)と上半分のn型銀 16(例えばリン)を形成し、両者間にp-n接合15を形成する。n層16を酸化してゲートを設立した後、n・ポリシリトを配とする。ゲート22は約0.35μm厚、ポリシリトンの大一ト22は約0.35μm厚、ポリシリトンの対域14、16の両便にAs・を注入し、チートルのオーミック接点としたのは、ソースには、リーンのは、28が形成される。ソースにを指していて、ソースにを30とドレン電極32は蒸着Αℓから成る。

トランジスク光検知器10は、当該分野で周知な製造技術で形成できる。例えば、溶融水晶ウエハ上のLP-CVDポリシコリンの 0.5 μm 厚層が、フォトリソグラフィとプラズマエッチングによってパターン化され複数の島を形成した後、レ

ーザ溶融処理が施され再結晶化をもたらす。レーザによる結晶化は、島の中心からスラされた
CWCOェレーザスポットによって行われ、各島を横切って走査される傾斜固化的面を生成で生産される傾斜固化的のます。) 一般では、副次位界(Sub-grain)を強い、く100>一般には、いく100>一般には、前段でチャン(A. Chiang)他「半導体学子のレーザ結晶化(A. Chiang)他「半導体学子の関する。「1983)、更に過過の本「エスルギー」といるような、6つのマスクレベルを用いたNMOSプロセスによって行われる。

第1図のディブレッション型TFT光検知器 10におけるp-暦14は、ポリゲート電極22 の被着前にゲート酸化物を介してホウ素イオンを 注入し、暦13の下方暦14内におけるアクセブ タ湿度を約10"/cdとすることによって形成さ れる。同じく、n層16はリンイオンを注入し、 層 1 3 の上方領域 1 6 において匹敵するドナー濃度とすることにより形成される。アクセプタとドナー両濃度は、10 1 ⁴ / cd ~ 10 1 ª / cd の範囲とする

光感度の比較のため、ほど同じプロセスでエンハンスメント型TFTを作製した。製造プロセスで唯一異るのは、チャネル領域の上半分つまり領域16にホウ素イオンを注入して2×10¹⁶/cmlのドナー濃度とし、n層16の代りに軽くドープされたp層としたことである。

同じ幾何形状のディブレッション型及びエンハンスメント型両TFTの光感度を、第2A、第2B図で比較する。各衆子に基板を介し400μW/cdの緑光を照射したときのドレン電流「s. orocoを、ドレン電圧 V。 = 0.1 V におけるゲート電圧 V。 に対してブロットし、それぞれ曲線 42A (ディブレッション型TFT)と曲線 42B (エンハンスメント型TFT)と曲線 44B (エンハンスメント型TFT)で表わしたダー

ク時におけるドレン電流!s. esrsも含めてブロットしてある。

V。) Vτ (関電圧) の場合、TFT光検知素子はオン状態にあり、数μΑの暗電液を生ずる。 照射すると両器子の導通度が高まり、ドレン電液の正味増加Δ」。 = I p. photo = I p. darra は約1 μΑであるが、これは I p. darra のわずかな部分にすぎない。 バックグランドの暗電流すなわちダーク電流が高レベルなため、動作光導電ゲインGが極めて高くても(いずれの型のTFT素子でも約2650電子/入射光子)、オン状態のTFTは光検知器として使えない。光導電ゲインGは、各入射光子毎にチャネル領域16を通過する光生成電子の数として定義される。

V。 **(**Vェ の場合、TFT光検知素子はオフ状態にある。 Jo. aers は無視できる程度に小さく、ディブレッション型素子では 4 6 で示したように約 1 0 - 1 A A、エンハンス型素子では約 1 0 - 1 A A、エンハンスメント型素子は 4 8 で示すようにあまり顕著でない 4 0 p A の光

電流を生じる。これに対し、ディプレッション型 素子の導通度は署しく増加して50で示すように 324nAの光電流となり、これはエンハンスメント型素子の約10・倍高い。この高い光電流は、 860電子/入射電子の動作ゲインに対応する。 第2A図の結果から分るように、ディブレッション型TFT光検知器10のオフ状態における大きい光電流と小さいダーク電流という特性が、光検知器として最も望ましい動作を与える。

光検知器10を形成するシリコン島は約0.5 μm厚で、入射光の25%だけを吸収し、反射を 無視し量子効率を1とすれば、基本の光導電ゲインGは3.4 40電子/吸収光子の大きさとなる。 オーミック接触を持つn型光検知器におけるこの ような大きいゲインは非常に長い電子の寿命を容 味し、これは次の式(1)に示す光導電ゲインGの定 数から予測できる。

 $G = r / t_n$ (1

こ、で r は正孔との再結合前における光電子の寿命、 t。 はチャネル領域 1 6 内における電子の走

行時間で次の式22で与えられる。

t n = L * / μ n V p (2) こゝでLはチャネル長、μ n は電子の移動度、 V p はチャネルに印加される電圧である。

Lが 20μ m、 V_o が0.5V、 μ nが約 1500 cd/ V_o 、Gが3440電子/吸収光子の場合、 t_o は5.3、rは 18μ sとなる。この予測は実際の過渡測定によって裏付けられており、安定状態の照射後10%の光電流緩和時間 10μ sが得られた。

ディブレッション型TFT光検知器10の物理的過程は、第3図に示したチャネル領域14、16のエネルギーパンド図によって定性的に説明できる。実線E。、E。がそれぞれ伝導帯と価電子帯を表わす一方、点線E。はフェルミレベルである。シリコン薄膜層13中の冶金接合15はゲート酸化物/Si境界面17の下方約0.2μmに位置し、空乏領域がp-n接合15の両側から約0.1μm延びている。ゲート電極に印加されて大きい負のV。(V、は、チャネルのn型領域16

の頂面層を空乏化し、n 領域は充分ピンチ・オフ するので自由なキャリヤがなくなり、従ってダー ク電流は無視できる。

ゲートパイアスで生じた空乏層とn領域16内の接合空乏層が合体して、Si / Si0z 境界面の下方約0.1μmに最小ポテンシャルを形成する。同様に、Si0z 基板上に作製されるシリコン素子の特徴である基板内の正の固定酸化物電荷による子である。光生成電子/正孔対が拡散によって健立され、p-n接合を横切ってドリフトする。電子はn層内の最小ポテンシャルによって限定された埋込伝導チャネル内に築められ、正孔は最小ポテンシャルから0.2μm離れた最大ポテンシャル内に築められる。

一定の照射下では、上記の電荷分離が安定状態に達し、各型のキャリヤが光潮電度に大きく質献する。正孔は空間電荷として浮動 p 層中に留まる一方、埋込チャネル内の電子は、それらが p ー n 接合を横切り正孔と再結合して頂部又は底部境界

特開昭61-7663(フ)

面17、19で非常に少量になるまで光電流に質飲する。電子はp層中の正孔から離れ且つ一般にバルクより多い欠陥を有するSi / SiO。境界面から離れた埋込チャネル内に静電的に閉じ込められているので、再結合の過程は大巾に禁止される。従って、光電子はチャネルの移行時間を越える時間の間光電流に有効に貢献し、式(1)で定義された1よりはるかに大きい光導電ゲインCを与える。

つまり、この発明のディブレッション型TFT 光検知器において上記のような高レベルの光感度 に貢献する主な因子は次の通り:

- (1) nチャネル16下方のp層又は領域14の作製による電荷分離用p-n接合15の形成、表面での再結合を防ぐ逆バイアスゲートによる光伝導用埋込チャネルの形成;
- (2) 特定の結晶化法で得られる単結晶薄膜の優れ た品質により、再結合中心となる薄膜パルクの 欠陥又は粒界が少くなる;及び
- (3) 表面チャネルと比べて高い埋込チャネルの電子移動度。

この発明のディブレッション型TFTにおける 数千電子/吸収光子の光導電ゲインGは、特性上 約100のGを持つ従来のフォトトランジスタよ りはるかに優っている。当分野で周知でその他の 素材又は構造から成る薄膜光検知器と比べるため、 1V/cmの場の下で光キャリヤが走行する距離を 示す積μητを優秀性の評価数字として用いる。 この積は、式(1)、(2)から導かれる次の式(3)によっ ても計算できる。

 $\mu n r = G L^{z} / V$ (3)

μπτの積が10 °~10 ° cd/Vの値となるディブレッション型TFTは、当分野でこれまでに報告され周知なその他いずれの薄膜光検知器よりもはるかに感度の高い光検知器である。例えば、レーザ結晶化大粒ポリシリコンTFTのμ г積は約10 ° cd/V、CdS 光導電膜は10 ° ° cd/V、IR検知 PbSTFTは10 ° ° cd/V、a - Si: Hフォトダイオードは10 ° ° cd/V、V。

光検知器の性能について見ると、赤を10%、

緑を25%、紫を60%吸収するシリコン膜13 の厚さが0.5μmで、第1、第2A、B図に示したディブレッション型TFT光検知器10は、可 視域全体を通じて認められる光感度とほゞ線形の 低い光レベル応答をもって動作可能である。

第4図は、TFT光検知器10に関し光電流対 対電力の比として定義されたスペクトル光電で を示す。18Wのタンクステン白熱電球でポリコンゲート22を介し照射した場合、中部シーンので で示したに答は約200~300アンペーで で示したに答は約200~300アンペーで ででいたの答題囲で、光検知器10は可視がして を介して照射した場合、電力が相対を されてになる。この場合にも、光検知器10は可 視域を通じほど全色性である。

第5図には、照射された入射電力レベルに対する光電流の変化が示してある。線56は直線状で、 TFT光検知器10の低い方の光レベル光感度を 示す約1μW/alに下がるまで入射電力に依存し て線形なことを示している。

案子の幾何形状及びドーピング条件をもっと最適にすれば、大きい光電流、低ノイズ、広いダイナミックレンジ及び特別のスペクトル感度の各点でもっと望ましい光検知の動作をもたらすであろう。高速(10μs/ライン)、高解像度(10μmチャネル中又は最高2500ライン/接触像形)のページ巾原稿入力スキャナーが達成可能である。

もっと高い速度が必要な場合、光導電ゲインと 検知速度間のトレードオフは、高ゲインのディブ レッション型光検知器では光感度を大きく犠牲に せずに得られる。これは、ドーブ剤濃度を変えて p-n接合のバリヤ高さを変化させ、再結合の生 成過程及び光キャリヤの寿命を変えることによっ て達成可能である。

ディブレッション型TFTはNMOSロジック 回路の標準的構成要素なので、自身の積分、増巾 及びロジック回路を備えた大面積イメージセンサ アレイが、欠陥又は変化をほとんど含まないレー ザ結晶化TFT用に開発されたNMOS法によって作製できる。第6図はTFT光検知器10の大面積イメージセンサアレイ60への応用を示しており、ドレイ領域出力62が電荷積分及び増中回路64に供給され、そこでライン62上の信号が一定時間にわたって積分され増中される。増中信号はライン66を介し一連のシフトレジスター及びイメージ処理回路68に与えられ、ライン70への直列直列のため信号がバッファされイメージが処理される。

東面再結合を防ぎ光キャリヤの弥命を延ばすための薄膜素子における埋込チャネル光導電の原理は、その他の形態の素子へも適用可能で、バルクシリコン基板に作製した同等物で認められているものより優れていなくても少くともそれに匹敵する光感度をもった大きな基板上に薄膜光検知器を実現できる。

例えば第 7 図は、この発明の半導体検知器の 1 つであるフォトダイオードを示している。 フォト ダイオード 1 0 A は、ドレン領域 2 8 が p 領域

14へのオーミック接触として機能する高ドープ 化p・領域28Aで置換されている点を除き、第 1図のTFT光検知器10と基本的に同じ構造で ある。ディプレッション型埋込チャネル薄膜ゲー ト式ダイオード10Aは、1に近いゲインだが、 第1図のTFT光検知器10と比べナノセカンド 範囲の応答というはるかに高い動作速度を持つ光 検知器として使用できる。ダイオード10Aは負 バイアス式フォトダイオード用の電荷分離機構を 与え、光励起キャリヤが逆パイアス状態でp、n 両領域14、16の埋込チャネル内に高効率で分 組収集される。ダイオード10Aの端子領域28A における出力の増巾は、グイオード端末領域28A に直近して第1図に示したのと同じ薄膜構造を持 つ集積TFT回路をNMOS又はCMOS法で作 製することによって可能である。

別の例として第8図は、入力ダイオード (ID) 30 (ソースに対応) と出力ダイオード (OD) 32 (ドレンに対応)間のチャネル領域が数イン チの長さとされ、ゲート電極22がそれぞれイメ

- ジ検知位置を限定する多数の個々のゲート電極22 / に分割されている点を除き、ディブレッション型TFT光検知器10と基本的に同じ方法で作製された薄膜埋込チャネル電荷結合素子(CCD)10Bの入力ゲート(IG)、最後のゲート電極22Bがその出力ゲート(OG)を成す。この素子は、バルクシリコンに形成された埋血数する性能だが相対的に高い動作速度で動作可能である。又薄膜CCD10Bの実現は、例えば大面積基板上の他のエレクトロニクスによる各種の読出し能力を持った光検知器アレイの集積化を可能とする。

以上本発明を数極の特定実施例を参照して説明 したが、上記の説明に照らして多くの代替、変更 及び変化が可能なことは当業者にとって明らかで あろう。例えば、両領域26、28をp。、下方 領域14をn、上方領域16をpにそれぞれドー プすれば、正孔による光導質用のドープ剤を逆の 極性にすることができる。 つまり本発明は、特許 請求の範囲の主旨及び範囲に入るそのような代替、 変更及び変化を包含するものである。

4. 図面の簡単な説明

第1図は本発明のディブレッション型TFT光 検知器の断面図:

第2A、B図は第1図のディブレッション型 TFT光検知器(第2A図)とエンハンスメント 型TFT光検知器(第2B図)の対応する照射及 び動作条件下における明暗両状態でのドレン電流 対ケート電圧特性を示すグラフ;

第3図は第1図のディプレッション型TFT光 検知器のエネルギーバンド図:

第4図は18Wタングステン白熱ランプで照射 したディブレッション型TFT光検知器における 低光レベルでの入射電力に対する光電流の線形依 存性を示すグラフ:

第5図は10mWダイオード・レーザにより、 ポリシリコンゲート及び基板を介して照射したディブレッション型TFT光検知器の光感度のスペ クトル依存性を示すグラフ;

第6図は本発明のディブレッション型TFT光 検知器の例示的使用の優略図;

第 7 図は本発明のディブレッション型ゲート式 フォトダイオードの断面図;及び

第8図は本発明のディブレッション型埋込チャ ネル電荷結合素子の断面図である。

1.0・・・薄膜ディブレッション型半導体(トランジスタ)光検知器、10A・・・フォトダイオード、10B・・・電荷結合素子、12・・・ 絶縁基板、13・・・結晶化Si 薄膜、14.

16···チャネル領域(14···p型領域、

16···n型領域)、15···p-n接合、

20・・・ゲート酸化物、22.22′・・・ゲ

ード電極、 2 6 · · · ソース領域 (n・ 端子領域) 、

28・・・ドレン領域、28A・・・端子領域、

30・・・ソース電極(人力ダイオード)、32

・・・ドレン電極(出力ダイオード)。

